순차회로에 대하여

책 4.5 부분에서 많은 종류의 memory circuits 들이 디자인 되었다고 적혀있는데
저는 이러한 여러 종류의 latch 를 조사했습니다.
latch는 정적 기억소자로 조합 논리회로와 더불어 순차 논리회로를 구성하는데요.
조사한 latch 들을 말하기 전에 간단히 설명하자면 다음과 같습니다.  

순차논리회로(Sequential Logic Circuit)

 현재의 입력과 이전의 출력 상태에 의하여 현재 출력이 결정되는 회로

 이전 상태를 저장하는 기억 소자와 귀환기능을 포함

 메모리 상태는 시간순차에 의해 결정

◎ 순차 논리회로의 분류

 - 동기(Synchronous) 순차 논리회로

    ·클럭(clock)을 이용하여 새로운 입력의 순차와 응답의 출력 생성이

     일정한 시간 간격을 둔 상태에서 제어된다

    ·일정한 시간 지연 → 디자인 과정의 단순화
 - 비동기(Asynchronous) 순차 논리회로

    ·출력이 외부로부터의 관리에 의해서가 아닌 내부의 지연에 의해

     일정하지 않은 시간 간격을 두고 발생한다

◎순차 논리회로의 구성

        기억 소자  +  조합 논리회로

 -  기억 소자(Memory Element)
   ·시스템의 상태를 기억(저장)
   ·현재 상태 = 기억 소자의 현재 저장 값

 - 조합 논리회로
 ·현재의 입력신호와 기억 소자의 현재 상태 값
  을 이용하여 출력값과 다음의 상태 값을 산출
 ·동기 순차 논리회로는 클럭을 이용하여 조합
  논리회로에서 산출된 다음 상태 값을 기억 소자에 저장하여 상태 값을 갱신한다

◎동기 순차 논리회로의 종류

 - 밀리(Mealy) 순차회로

    · 조합회로의 출력이 현재의 입력과 현재 상태 값에 의해 결정되는 회로

 - 무어(Moore) 순차회로

    · 조합회로의 출력이 단지 현재 상태 값에 의해 결정되는 회로

◎기억 소자(Memory Element)
순차 논리회로에서 현재의 상태 값을 저장하기 위해 사용


                                                         기억 소자 분류

이때 Latch / Flip-Flop 는 쌍안정 기억 소자라고 하는데요. 두 개의 출력을 가지는데, 하나의 출력이 논리값 ‘1’을 가지면 다른 출력은 논리값 ‘0’을 가집니다. 그리고 출력 값의 변화를 전압 전위 이동으로 이루어지는데 이러한 점을 시소에 비유할수 있습니다.

-----------------------------------------------------------------------------------------------------------------

이제 제가 원래 조사하려고 했던 래치의 종류에 대해서 말해보자 합니다.

lSR(Set-Reset) 래치

     l래치(Latch)는 기억 소자 중에서 가장 간단한 소자
     l래치는 입력 신호의 레벨에 의해 출력이 제어되는 레벨-감지 기억 소자
     l두 개의 nor 게이트나 nand가 상호결합(cross-coupled)하여 구성
     l가장 기본적인 래치

2개의 NOR 또는 2개의 NAND 로 구성이 되는데 책에는 NAND로 구성된 레치회로 밖에 없어서 NOR로 구성된 래치회로도 찾아보았습니다.

                                                        SR(Set-Reset) 래치의 동작 분석

lJK 래치
     l셋과 리셋 입력이 동시에 인가될 수 없다는 제한을 제거한 변형된 SR 래치

l T(Toggle) 래치

     l JK 래치의 입력을 같이 연결한 변형된 JK 래치

     l JK 래치와 T 래치는 출력 진동으로 인해 실제 존재하지 않음

lD(Data) 래치
     lSR 래치에서 셋과 리셋 입력이 동시에 1이 인가되는 것을 방지
     lTransparent latch – 입력 신호를 그대로 기억하여 출력

l게이트된 래치(Gated Latch)
기본 래치는 래치의 입력 레벨이 바뀔 때에 래치의 내용이 바뀌는 비동기적인 동작 방식으로 인해 동기 순차회로에 적용하기 힘들다
클럭(clock) 또는 가능(enabling) 신호를 입력에 추가하여 래치의 기억 내용이 갱신되는 시기를 제어 순차 논리회로에 포함되어 있는 조합 논리회로의 신호 지연이 갖는 다양성으로 인해 기억 소자의 내용을 동시에 변경하기 힘든 경우 기억 소자 갱신의 동기화가 요구될 때에 필요

====================================================================